AHDLを用いたディジタル回路の設計 -カウンタ回路によるFPGA動作検証-
近年,ロジックデバイスの進化とともに,設計手法が大きく変化してきた.以前はロジック回路の設計は,
人間が回路図を設計してそれを手で書き,ブール代数を用いて論理素子の数を少しでも減らそうなどということが行われていた.
しかし,やがて数万ゲートにも及ぶ大型デバイスが開発・販売されるようになると,そのような手法では論理回路を設計するのは不可能になった.
そこで,1980年代にEDA(Electric Design Automation)の概念の下,
HDL(Hardware Description Language:ハードウェア記述言語)の研究・開発が行われた.1990年代になると,HDLの開発が終了,
また論理合成ツールが実用性のあるものとなり,HDLが一般に普及してきた.現在では大型のデバイスはほぼHDLを用いて設計されており,
急速に発達する半導体技術に対応している.
HDL設計の魅力は,半導体ベンダに依存することなく,高度な動作検証を行うことができ,Cプログラムを書くように設計を行えることにある.
本研究の目的は,ALTERA社のHDLシステムを用い,実際にボードにプログラムを実装,動作させることにある.
そこで,今回は16bitカウンタ回路を使用したスロットマシンを作成した.